Créditos: TechPowerUp

CPU de 96 núcleos é criada com seis chiplets empilhados em 3D

O TESARLET é um produto-demo do instituto de pesquisa francês CEA-Leti

Uma tendência que vem ganhado força no mercado da tecnologia é a computação heterogênea, já que a busca por alto desempenho promete que futuras melhorias em dispositivos ultrapassem as arquiteturas convencionais. Nesse contexto, o instituto de pesquisa francês CEA-Leti apresentou o TESARLET, uma CPU de 96 núcleos criada a partir de seis chiplets empilhados em 3D.

Esse chip foi criado como uma demostração do que esse tipo de solução modular pode oferecer e quais as capacidades teóricas desse design de CPU. A ideia da indústria é estender as funcionalidades de um SoC a um grupo mais amplo de aceleradores (chips de processamento com outras unidades especializadas), além da computação tradicional.

Nesse caso individual,  os chiplets foram fabricados no processo de 28nm FD-SOI da STMicroelectronics para "explorar maior densidade e menor potência". O interposer de sinal ativo que está presente usa o processo de 65nm (a fim de reduzir custos), servindo como uma "ponte" para os sinais elétricos dos chiplets e para a conectividade de E/S externa. 

- Continua após a publicidade -

Cada uma das seis matrizes possui 16 núcleos MIPS, que, por sua vez, são dividido em quatro grupos de 4 núcleos. Os chiplets seguem um tamanho mínimo de aproximadamente 22mm², enquanto a medida da die-base fica em torno de 200 mm² - grande o bastante para comportar todos os chiplets usados.

O TESARLET consegue trabalhar com frequência de 130MHz a 0,5V de potência, e pode alcançar até 1,15GHz com 1,1V. Para conectar os chiplets, cada matriz possui quatro conectores chamados de "Plugs-3D", que trazem uma interface desenvolvida especialmente para essa CPU. Ela foi projetada para permitir que qualquer tipo de chiplet se comunique com outros conectados ao interposer.

 

- Continua após a publicidade -

Duas implementações do Plug-3D foram projetadas. A primeira é uma versão síncrona para links passivos 2.5D, projetados para conexões de curto alcance e baixa latência. Já a segunda é a opção assíncrona que se baseia na lógica "quasi-delay quasi-delay-insensitive", usando codificação de dados 4-em-1 sem clock.

1 Joule = 1 trilhão de Picojoules 

Essa solução, de acordo com o WikiChip Fuse, dá um ótimo desempenho em comparação com outros projetos de chips. Para links passivos, é relatado menos de 0,3 pJ/bit/mm (picojoule por bit por milímetro), enquanto links ativos oferecem uma eficiência energética próxima de 0,52 pJ/bit/mm.  

No TESARLET, existem quatro Plugs-3D em cada chip. A interface de alta densidade atinge uma taxa de transferência de 3 TB/s/mm² (terabyte por segundo por milímetro quadrado), enquanto sua eficiência energética é classificada em 0,59 pJ/bit.

Essa CPU foi apresentada durante a  International Solid-State Circuits Conference 2020 (ISSCC 2020), que ocorreu entre os dias 16 e 20 de fevereiro. Você pode encontrar detalhes mais profundos desse projeto aqui.

Via: WikiChip Fuse, Techpowerup
Tags
  • Redator: Saori Almeida

    Saori Almeida

    Saori Almeida é natural do Rio Grande do Sul, técnica em administração formada pelo Centro Tecnológico de Caxias do Sul (CETEC) e estudante de Jornalismo na Universidade Federal de Santa Catarina (UFSC). Gosta da cultura asiática e nerd no geral e tem interesse crescente por tecnologia e games desde pequena - gosto que se intensifica diariamente na redação.

Você quer processadores da AMD com gráficos integrados

O que você achou deste conteúdo? Deixe seu comentário abaixo e interaja com nossa equipe. Caso queira sugerir alguma pauta, entre em contato através deste formulário.